Los científicos del Instituto de Tecnología de Tokio han desarrollado un sintetizador de frecuencia de bucle de fase bloqueada [1] PLL avanzado que puede reducir drásticamente el consumo de energía. Este PLL digital podría ser un componente atractivo para Bluetooth Low Energy BLE y otros dispositivos inalámbricostecnologías para admitir una amplia gama de aplicaciones de Internet de las cosas IoT.
Como un componente clave de los sistemas de comunicación inalámbricos, los sintetizadores de frecuencia deben satisfacer los requisitos más exigentes. Aunque los sintetizadores de frecuencia PLL analógicos han sido el estándar durante muchos años, los ingenieros en la industria de IoT están volviendo su atención cada vez más a los llamados PLL digitales DPLL para lograr una operación de potencia ultrabaja.
Kenichi Okada, profesor asociado en el Departamento de Ingeniería Eléctrica y Electrónica del Instituto de Tecnología de Tokio y su grupo ahora informan un DPLL-N fraccional [2] que logra un consumo de energía de solo 265 microwatts μW, una cifra que es menor ala mitad del consumo de energía más bajo alcanzado hasta la fecha 980 μW.
Los investigadores encontraron que el consumo general de energía podría reducirse en gran medida mediante el uso de un sistema de control de retroalimentación automática. "Esta ruta de retroalimentación de conmutación automática consume una potencia de 68 μW, lo que conduce a un consumo de energía de 265 μW para todo el DPLL".Okada dice
El prometedor DPLL podría usarse como un componente para procesadores, memorias y una amplia gama nueva de dispositivos IoT que se espera que sean rentables y ecológicos al funcionar con una potencia ultrabaja. Notas de Okadaque los primeros experimentos muestran que el DPLL podría extender la vida útil de la batería cuatro veces.
Este documento se basa parcialmente en los resultados obtenidos de un proyecto comisionado por la Organización de Desarrollo de Nueva Tecnología Energética e Industrial NEDO.
Este trabajo se presenta en la sesión de Sintetizadores de frecuencia en la Conferencia Internacional de Circuitos de Estado Sólido ISSCC de 2019, el principal foro anual mundial sobre circuitos de estado sólido y sistemas en un chip.
Términos técnicos
[1] Bucle de bloqueo de fase PLL: un sistema de control utilizado como componente básico de muchas tecnologías de radio, inalámbricas y telecomunicaciones. El presente estudio se basa en la capacidad de los PLL para generar una frecuencia estable en múltiplos de una frecuencia de entrada.
[2] DPLL fraccional-N: una clase emergente de PLL digitales que son de gran interés ya que pueden ayudar a mejorar el ruido de fase.
Fuente de la historia :
Materiales proporcionado por Instituto de Tecnología de Tokio . Nota: El contenido puede ser editado por estilo y longitud.
Cita esta página :